上周关注度最高的事件莫过于佩洛西窜访台湾省，而后围绕台积电的话题引爆舆论对于先进制程半导体的讨论。结合美国之前出台的《芯片和科学法案》，半导体行业刷屏了本周末，其中chiplet技术的讨论是最多的。Chiplet先进封装技术在弥补半导体制程上的不足被寄予厚望。

探讨chitple首先要谈摩尔定律，其核心内容为：集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍。而如今摩尔定律将要达到它的物理极限，将无法集成更多的晶体管。随之考量的是后摩尔定律时代，一个聚焦如何集成更多晶体管来保障算力和储存量继续增长的时代。因此我们需要比尺寸微缩更多的技术手段和衡量方式，可实现异质异构集成和芯片堆叠的chiplet首当其冲。

Chiplet俗称芯粒，也叫小芯片，是一种先进封装技术。它是一种封装结构而非封装类型。Chiplet的完成品为一颗较大的裸芯片，由更多的小芯片（die）组成。其可以缩短产品开发周期和开发费用。Chiplet的前道技术中，小芯片可以通过水平互联（RDL）和垂直堆叠（TSV）集成包括逻辑、储存、模拟、I/O单元和通信单元等。Chiplet的异质异构集成，是把不同制程的die如7nm、10nm、14nm等集成到一起，把系统不负责算力存储的单元替换为低制程的die；异构则是把硅、氮化镓、碳化硅等die集成一体。因此相比普通芯片面积大10%左右，但高度集成的不同功能模块，使得整个系统的运算速度更大，也有效降低了实现相同功能的成本。而其中RDL和TSV技术实现的2.5D和3D封装技术更是芯片发展的趋势，可以说芯片的未来属于模块化设计和与其匹配协调的封装，这点是业界的共识。国际大企业也早就布局了，三星DRAM的堆叠已经达到170多层；CPU里Intel和AMD也有die的face to face的双层堆叠，手机处理器有苹果的A10。Chiplet实现的水平互联或是2.5D/3D封装，由于缩短了线宽，都能使得芯片的性能飞跃提升。使得低制程的14nm封装后性能可以看齐7nm芯片。这也就是被给予厚望，打破高制程封锁的希望所在。

去年，消息称华为正在尝试双芯片叠加，将利用3D-MCM封装的Chiplet。今年3月华为2021年年度报告发布会上，华为轮值董事长郭平表示，未来华为可能会采用多核结构的芯片设计方案，以提升芯片性能。同时，华为未来将用堆叠、面积换性能，用“不那么先进”的工艺来提升产品竞争力，这样华为普通、成熟制程的芯片就有望重回舞台。

市场规模方面根据Yole的数据，全球半导体封测市场规模从2011年的455亿美元增长到2020年的594亿美元；根据中国半导体行业协会的数据，2021年中国半导体封测市场规模达2763亿元，同比增长10.08%，2012-2021年CAGR达11.5%。

可以说chiplet封装技术不只是低制程性能提高对标高制程而已 。它可以承载的异质异构集成和芯片堆叠技术本来就是芯片发展的未来。目前我国在高端芯片的设计制造仍然有很大的差距，现在的国际头部企业在协作攻关最高端的技术，未来从尺寸微缩转向模块化设计和封装紧密配合时代，他们只会配合更加紧密，更会拉大与追赶者的距离。Chiplet技术若能长足进步或许是缩短和国际领先企业的绝佳机会。

通富微电：背靠AMD(chiplet首家商业化大规模生产，并靠此技术迅速追赶英特尔，业内chiplet最牛企业)，为AMD封装企业，AMD占公司营收40%。此外，通富微电在8月1日互动易平台的问答中回复到，公司在Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等方面均有布局和储备。

深科达：公司2016年成立半导体部门，以分选机切入市场并快速成长。2021年，公司半导体设备营业收入2.77亿元，比去年同期增长了130.14%，在主营业务中占据了30%的比重，且成为公司增长最快的业务单元。公司目前生产的转塔式测试分选一体机已经在国内市场取得了广泛认可，公司与晶导微、扬杰科技、通富微电、华天科技等优质知名客户建立了良好的合作关系，目前公司转塔式测试分选一体机出货量位居国内市场前列。目前公司市值仅20亿出口，堪称隐形半导体设备黑马。

长川科技：公司在后道检测环节布局全面，主营分选机和测试机，探针台开发完成Demo进展顺利。分选机和测试机为公司主要收入来源，2020合计占比超90%，分选机收入占比从2017年53%逐年提升至2020年70%。2021年公司分选机营收9.364亿。2018年，公司产品进入海思供应链。2019年，公司分选机C6160H、C6800C、CS800C、CS600C机型出货华为，后续还有新的分选机产品有待开发验证。