先进封装技术是Chiplet的基础，Chiplet方案大概率会采用先进封装，推动先进封装发展。Chiplet具有成本低、周期短、良率高等优点，其核心是实现芯片间的高速互联，且兼顾多种芯片互联后的重新布线，为实现既定性能，对Chiplet之间的布线密度、信号传输质量提出较高要求，封装加工精度与难度进一步加大，并且要考虑散热和功率分配等问题。因此，Chiplet技术因此需要高密度、大带宽的先进封装技术提供硬件支持，大概率采用先进封装方案，如SiP（系统级封装技术）、RDL（晶圆重布线技术）、Bumping（晶圆凸点工艺）、Fan-in/out（扇入/扇出式封装）等。

Chiplet提升半导体测试需求，利好下游封测厂商、半导体独立测试厂商和测试设备供应商。Chiplet通过将多个裸芯（die）进行堆叠合封的先进封装，通常使用较为复杂的芯片。由于在Chiplet中封装了多个die，为确保正常运行，需要对Chiplet进行全检，以确保每一个裸芯片都能正常工作，此外需通过边界扫描（Boundary Scan）测试，才能确保多个裸芯（die）互联的可靠性。中芯国际在其2020年的技术发展性报告中说道：以Chiplet技术生产芯片的可测试性是一个挑战，特别是一旦这些小系统被封装在一起，只有数量较少的测试引线可以延伸到封装外；因此，测试必须分阶段进行，先测试单个的芯片，然后测试封装后的完整系统。由此可见，Chiplet既要对每一个裸芯片进行测试，也要对裸芯片下的互联进行测试，因此会增大对半导体封测、半导体封测设备的需求。并对测试设备的数量和性能都提出更高要求，利好封测企业、半导体独立测试厂商与半导体测试设备供应商。

全球、国内大厂积极布局Chiplet先进封装，共同推动封测产业发展。Chiplet优势显著，提高对先进封装与测试需求，国内及全球OSAT厂、晶圆代工大厂积极布局支持Chiplet方案的先进封装，目前已取得初步成果。国内方面，长电科技XDFOI平台以2.5D无TSV为基本技术平台，并于2023年1月宣布，XDFOI Chiplet高密度度多维异构集成系列工艺已按计划进入稳定量产阶段，基于利用有机重布线堆叠中介层可实现2D/2.5D/3D集成，并已实现国际客户4nm多芯片系统集成封装产品出货；通富微电与AMD合作紧密，利用次微米级硅中介层以TSV将多芯片整合于单一封装，已实现7nm量产，5nm有望于22H2实现小规模试产；华天科技于3月28日晚间公告，公司全资子公司华天江苏拟投资28.58亿元，进行“高密度高可靠性先进封测研发及产业化”项目的建设。项目建成投产后形成Bumping84万片、WLCSP48万片、超高密度扇出UHDFO 2.6万片的晶圆级集成电路年封测能力。

CIS封测龙头积极扩张业务边界，强化业务布局。晶方科技最早于2019年3月出资3,225万欧元，收购荷兰公司Anteryon 73%股权，2023年3月27日晚间，晶方科技再次公告购买Anteryon 6.61%股权，合计持股比例达81.09%。Anteryon为全球领先的光学设计与晶圆级光学镜头厂商，并为ASML提供光学平台和晶圆对位传感器。晶方科技作为全球CIS封测龙头，在晶圆级封装、TSV等方面领先优势明显，此次通过增资Anteryon向光刻机领域进军，进一步扩张业务边界，且加强与原有封测业务协同，有利于企业中长期发展。

投资建议：Chiplet为我国半导体领域先进制程弯道超车的重要途径，各大厂商积极布局，增加对先进封装、半导体测试需求，建议关注国内领先的封测厂商，如长电科技（600584）、华天科技（002185）、通富微电（002156）、晶方科技（603005）等，并积极关注半导体测试设备供应商，如华峰测控（688200）、长川科技（300604）等。