异动
登录注册
润欣科技 奇异摩尔会议纪要
无名小韭60961116
2023-05-21 21:02:21

2023 年 5 月 5 日 奇异摩尔调研纪要
地点:奇异摩尔公司总部会议室
主讲嘉宾:奇异摩尔 祝总
第一部分:祝总关于润欣和奇异摩尔设立合资公司的简单介绍
发生背景:CHIPLET 是中国芯片行业重要的换道超车的技术, 工业上已经跑了 5-6 年,海外大规模使用
也有 4 年这样,目前在 AI 的大模型发展下,大模型的底层大算力平台是需要 chiplet 技术来做先进的堆
叠和封测。在以后大模型的发展下,单颗 SoC 的出货量是变少的,因为客户需求的多元化和碎片化,
跟 10 年以前大规模出货 SoC 形成鲜明对比。随着 chiplet 技术的发展,把以前一颗 SoC 里面的不同功能
模块变成可以堆叠和互联的芯
粒,按照客户不同的需求做成想要的芯片级解决方案。原来复杂的先进制程的芯片投片成本至少上亿
美金,通过成熟芯粒 chiplet 化之后,降低芯片的研发和技术门槛。
构建超大计算平台需要 5 个关键技术,其中三个因素跟 chiplet 相关,功能单元芯粒化,计算单元芯粒
化;高速数据传输的网络 UCIE 国际标准 die to die 互联,几十个端口高效工作;物理层,die 与 die 怎
么物理连接在一起,广义上 chiplet 先进封装。
Chiplet 通过堆叠和互联扩大芯片面积提高性能,减少单颗算力芯片面积提高良率,芯粒化成熟芯片降
低研发成本,通常可以节省 1-3 年时间 SoC 研发时间,加快上市的周期。这几年 AMD 能一年做好几款
产品,就是从 chiplet 技术获益。导致 Chiplet 先进封测技术成为 AMD,Nvdia 主流产品形态的方式。
奇异摩尔的简单介绍:主要做高性能领域的超大规模的异构系统,定位提供基于 2.5D 或3D 异构和 2D
同构的技术平台。目标是做出更多效率更高经济性更好的芯片,降低芯片的研发成本。
润欣科技简单介绍:在与奇异摩尔的合资公司中主要提供成熟的芯粒,有广阔的消费电子,智能家
居,汽车电子,工业自动化,移动通讯,医疗等领域的客户。21 年后新增业务,根据客户的多样化需
求,提供芯片级解决方案的定制服务。
合资公司的业务简介
奇异摩尔基于 2.5d 3d 产品研发,芯粒之间互联的 ip:die to die ip,提供两个硬件产品:2.5d 的 io die
和 3d 架构的 base die,io die 和 base die 都是采用的成熟制程。润欣提供芯粒库,其中包括分销和定制
自研的芯粒化的功能单元,芯粒化的计算单元,
Die to die ip 的介绍:所以芯粒都需要 die to die 的互联,中间的 2.5d 的 io die 和 3d 的base die 有各种各
样的接口,其他的芯片通过互联连到 io die、base die。通过这样来实现高速互联互通,符合 UCIE 的标准,其他三方符合 UCIE 标准也可以和奇异摩尔的 io die、base die 互联互通。10 年前的 SoC 靠晶体管变
小的摩尔定律,拆开变小之后 PCB 板互联性能会变差,3 奇异摩尔的 2.5d 和 3d 架构就是把拆开的再快
速连接起来,通过各种各样的组合,形成不同的芯片级系统。
合资公司的产品简介
合资公司的产品举例:需要运算+高速接口+无线连接+传感器,奇异摩尔提供中间 io die 或者 3d 的
base die,功能互联,有两颗运算单元,一颗 cpu 一颗 npu,这里面还有一颗wifi ble combo,再加一个
传感器,die to die 接口在里面,我们给客户提供 die to die ip, 客户首先是提供规格定义或者明确需求
场景应用,按照功能选芯粒,润欣科技提供芯粒库,奇异摩尔专门的设计团队把明确需求之后的规格
定义变成 chiplet 的方案设计,指定非标的封装工艺,做封装完的产品测试。润欣科技于近期通过 22 年
定增募集资金购置了
chiplet 相关的的封装和测试的设备。
问答环节:
Q:HBM 是目前市场比较关注的存储的新技术,看公开资料也是需要 chiplet 的先进封装工
艺,具体能不能请祝总介绍一下?
HBM 高性能计算也是一个很重要的部分,HBM 的堆叠是 3d 的,比原来的 ddr 带宽更
宽,线更多,上面有 4 层的 ddr 颗粒,最下面是 logic 控制上面 4 层 ddr。目前有几种不用纯硅的方案
例如:
1. 硅桥又叫做 LSI,最下面有 substrate,挖槽嵌在里面,连接之间用 LSI,底板不用硅,减少成本。
2.5d,这里也需要 DIE TO DIE IP,需要互联 die 多的情况下,再加入 io die。
2. 基板换成 RDL INTERPOSER,比硅基板密度低,比 PCB 密度高很多,节省成本。比 2.5d

3. 用 3D 堆叠,base die 奇异摩尔做,再使用奇异摩尔提供的 die to die ip。
Q:大算力需要 Chiplet 堆叠方式大多数投资者已经理解,为什么 IOT 设备目前也能用到感存算 chiplet 方
式来进行?
大芯片大算力肯定需要 chiplet,iot 也是需要 chiplet 的,iot 也有计算,比如 mcu 的 Arm 架构,iot 的硬
件产品上面越来越多用存算一体,存算一体在算力功耗比上有很好的优势, die to die ip 用没有那么高
速的版本用来做 iot 的边缘计算产品。通常架构:传感器计算单元+存算一体+无线连接形成芯片级产品,4 个都可以换不同的芯粒也可以不同时间进行迭代。
Chiplet 做到周期,体积,成本的平衡。高性能个人终端(ar 眼镜)追求性能,又要体
积,又要功耗,传统方式不可能,软件上生态问题,硬件上有算力问题。以目前的 PS5 VR 举例:
感知(光感 陀螺 指向等)+存储包括边际的存算一体+算力处理+无线连接 wifi ble zigbee 等(连接在系
统上)=结果传输出去
在这里 chiplet 做到同等物理空间下的性能提升,3d 感存算一体用于个人终端的,减少传输和连接的部
分,还在开发中。存算一体的产品已经成熟,目前在做的是传感器+存算一体的产品方式,先在 IOT 这
边接受客户的定制化订单。
Q 合资公司收入的组成拆分?
合资公司的收入,NRE 费用(传统芯片设计也需要,但传统费用比较高),设计完了之后用了不同的
芯粒,成品的芯粒还是需要外购的或者是润欣定制自研的,芯粒化的费用会占比比传统的 NRE 的费用
高一些。Die to die ip 的费用,io die 的费用。传统也需要 IP,die to die ip 根据授权+loyalty,芯粒买的是
成品和半成品。
简单来说,合资公司的收入包括:设计 NRE 的收入,die to die ip 授权和 loyalty 的收入,io die 或者 3d
下面的 base die 的销售收入
Q 奇异摩尔认为 chiplet 的难处?
5 年前挺难的,AMD INTEL 已经把难点给打通了,目前存在的挑战,通用性(功能模块可以选),可以
选的 die 的数量还在逐渐增加,设计上来说是架构,拆开再重组的过程,解构+重构的过程,没有想象
中那么简单,对于架构,结构,软件的理解要求比较高。国内还在逐步进步中。奇异摩尔有一个花时
间的点:帮助客户设计 chiplet 的架构。标准也还在成熟中,22 年 3 月推出了标准 UCIE,奇异摩尔预计
是最早推出 UCIE 标准的 DIE TO DIE
IP 的国内公司。
Q 大厂加入 UCIE 标准 有没有具体案例?
标准是大家坐下来制定协议,统一协议来做后续的产品。做到尽量通用,NVDIA 不在UCIE 组织里,但
是 NVLINK 有一个版本是兼容 UCIE 的。推动 Chiplet 的技术的普及。
Q 目前国内 chiplet 工艺主要难点是在哪些环节?
理论上各个环节都有卡脖子的现象,主要以卡制造端为主,主要卡先进制程,通过
chiplet 方式,把芯片小型化,变相提高算力,用没那么高的算力来解决这个问题,相对成熟制程+系统
面积变大,达到这个水平。
国内目前工艺和先进封装的水平是有的,差距是在大量下面的合格率和合格的稳定性。
3D 对于先进封装来说差异不大,micro bumping 和 hyper bonding 两种方式,是可以做的,3d 挑战的部
分是高密度 高性能的 tsv,叠上去除了台积电也能做,这个 TSV 是个挑战。
Q 合资公司业务跟目前提供 Chiplet IP 相关公司不同的地方
Chiplet IP 公司业务分为三大块:设计服务,ip,带量产,ip 部分是一致的,chiplet ip 是一致的。合资公
司只做跟 chiplet 相关的 ip,chiplet ip 公司是除了 chiplet ip 还有别的 ip,设计费用也有区别,chiplet 下
大多数芯粒 die 是现成的,传统 ip 模型是卖 ip,带量产。我们这个成品的 die,变成系统级芯片,没有
带量产的过程。定制设计跟乐高的 moc 更接 近。
Q 润欣和奇异摩尔之后给客户做的产品,都走合资公司吗? 所有润欣 AIOT 和定制客户群体都通过合资
公司来走。
IO DIE 需要 fab 厂,IO DIE 是成熟制程。chiplet 剩下跟先进封装相关的都是封测厂。
Q 奇异摩尔 IO DIE 的简介?
有很多的高速接口,很多存储的访问,有很多的 cache,memory controller,存储走 io die, 里面有很多
对外和对内的高速节点,需要调度的,数据怎么走,带宽多少,都做相应数据调度算法
Q2.5d 3d 方案,散热问题?
2d 或者 2.5d 没区别,3d,其实是个两层方案,基本散热也没有问题,最热的在上面,往上散热,底座
是分布式,热处理的很好,未来需要 10-15 层的情况,散热需要更多的工作来做。
Qchiplet 封测工艺下,奇异摩尔和封测厂关系?
奇异摩尔设计结构,叠构,走线等,做完告诉封测厂,实现这样的叠构来实现封测技术, 组合来合
作,基板和载板和奇异摩尔确定来使用,然后告诉封测厂。高密度多层载板还是进口的来使用。
Q 成熟方案 载板用几层?
至少 20 层的载板,所以这个方案也不简单。
Q 存算一体产品应用场景
1. 一部分 edge AI 边缘计算,存算一体相当于扩大了算力范围,现在存算一体单颗粒算力小,放在
edge 端口还是有需求的,通过 chiplet 把单颗几 tops 到几十 tops 来实现。
2. AIOT,需要 NPU,存算一体 fab 厂工艺一般非标准化,存算一体做成 NPU 独立出来。

作者利益披露:转载,不作为证券推荐或投资建议,旨在提供更多信息,作者不保证其内容准确性。
声明:文章观点来自网友,仅为作者个人研究意见,不代表韭研公社观点及立场,站内所有文章均不构成投资建议,请投资者注意风险,独立审慎决策。
S
润欣科技
S
通富微电
S
全志科技
S
美格智能
工分
2.57
转发
收藏
投诉
复制链接
分享到微信
有用 6
打赏作者
无用
真知无价,用钱说话
0个人打赏
同时转发
暂无数据