深科技、长电科技、太极实业、通富微电、华天科技、晶方科技的毛利率分别为38%、11.06%、17.56%、12.7%、16.59%、37.19%。深科技的毛利率最高，晶方科技仅次于深科技，长电科技毛利率最低，其余三家大约为15%左右。形成毛利率差别的主要因素是拥有先进的封装技术。

集成电路封装技术的发展可分为四个阶段，第一阶段：插孔原件时代；第二阶段：表面贴装时代；第三阶段：面积阵列封装时代；第四阶段：高密度系统级封装时代。目前，全球半导体封装的主流正处在第三阶段的成熟期，FC、QFN、 BGA 和 WLCSP 等主要封装技术进行大规模生产，部分产品已开始在向第四阶段发展。SiP 和 3D 是封装未来重要的发展趋势，但鉴于目前多芯片系统级封装技术及 3D 封装技术难度较大、成本较高，倒装技术和芯片尺寸封装仍是现阶段业界应用的主要技术。

目前的先进封装技术包含了单芯片封装和多芯片集成的创新两大方面。主要包括：

1。以提高芯片有效面积的芯片尺寸封装(CSP)；

2。以减少制造环节和提高生产效率的晶圆级封装(WLP)；

3。以提高电路拓展芯片规模和扩展电路功能的多芯片三维立体封装(3D)。

4。以提高集成度及开发成本的系统级封装(SIP)。

　　晶圆级芯片尺寸封装技术(WLCSP)的特点是在晶圆制造工序完成后直接对晶圆进行封装，再将晶圆切割分离成单一芯片，封装后的芯片与原始裸芯片尺寸基本一致，符合消费类电子短、小、轻、薄的发展需求和趋势。

SIP封装

SIP封装(System In a Package系统级封装)是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。

SIP与SoC是极为相似，两者均将一个包含逻辑组件、内存组件，甚至包含被动组件的系统，整合在一个单位中。SoC是从设计的角度出发，是将系统所需的组件高度集成到一块芯片上。SIP是从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的有源电子元件与可选无源器件，以及诸如MEMS或者光学器件等其他器件优先组装到一起，实现一定功能的单个标准封装件。

　　硅通孔技术(TSV)技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。

3D堆叠技术

3D堆叠技术是把不同功能的芯片或结构，通过堆叠技术或过孔互连等微机械加工技术，使其在Z轴方向上形成立体集成、信号连通及圆片级、芯片级、硅帽封装等封装和可靠性技术为目标的三维立体堆叠加工技术。该技术用于微系统集成，是继片上系统(SOC)、多芯片模块(MCM)之后发展起来的系统级封装的先进制造技术。

　　与传统的二维芯片把所有的模块放在平面层相比，三维芯片允许多层堆叠，而过TSV用来提供多个晶片垂直方向的通信。其中，TSV是3D芯片堆叠技术的关键。
深科技（000021）通过收购美国Kingston全资子公司沛顿科技100%股权；沛顿科技被授权使用美国Kingston和Payton公司所有的最新专利技术，为金士顿集团及其它世界大型DRAM制造商提供优质的芯片封装与测试服务。公司的“芯片封装测试一期项目”被深圳市政府相关部门连续三年评定为重大投资建设项目。公司芯片封装和测试生产所采用相关设备均为国际最先进水平，现有多台套大型生产设备为国内率先引进或独有。沛顿科技新建的wBGA DDRⅢ 芯片封装项目已于2007年5月正式投产，2009年11月份月封装产能达到4800万颗，成为华南地区最大的DRAM芯片封装测试厂。2010年7月，公司启动第四期扩产项目，12月封装产能达到8200万颗，成为国内最大的DRAM内存芯片封装测试公司。目前公司芯片封测产品主要包括 DDR3、DDR4，LPDDR3、LPDDR4、eMCP、USB、eMMC、ePOP、 SSD、3D NAND 以及 Fingerprint 指纹芯片等，并具备 wBGA、FBGA、LGA 等封测技术。公 司具备行业领先的多层堆叠封装工艺技术，可实现 LPDDR4/eMCP 的超多层堆叠，堆叠封装工艺与国际一流企业同步；面对国内外存储芯片向高速、低功耗、大容量发展的趋势，公司继续推动 DDR5、GDDR5 等新产品的技术开发；公司是国内唯一具有与 Intel 开展测试验证合作资质的企业，所经测试过的存储器产品可直接配套 Intel 服务器投向市场，协助国内产业链上下游实现 Intel 平台的快速验证；日本研发团队主导研发晶圆级封装、系统级封装、硅穿孔等先进封装技术，紧跟行业趋势和客户需求，不断增强公司产品的核心竞争力。